PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-224109

(43) Date of publication of application: 02.10.1987

(51)Int.CI.

H03K 3/023

H03K 5/24

H03K 12/00

(21)Application number: 61-067753

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

26.03.1986

(72)Inventor:

INAJI TOSHIO


FUJIOKA SOICHIRO YAMAMOTO SUSUMU

(54) WAVEFORM SHAPING CIRCUIT

(57)Abstract:

PURPOSE: To obtain a waveform shaping circuit converting a differential input signal into a signal end output signal by combining a collector output of each transistor (TR) of a differential amplifier and an output of a constant current circuit respectively and inputting the result to a flip-flop circuit.

CONSTITUTION: The combined signal being the combination of the difference between the collector output of one TR 11 of the differential amplifier 1 and the output of the 2nd constant current circuit 3 and the combined signal being the combination of the difference between the collector output of the other TR of the differential amplifier 1 and the output of the 3rd constant current circuit are inputted respectively to a flip-flop circuit 7 and an output pulse is obtained from an output terminal 29 of the flip-flop circuit 7. The signal fed to a differential input terminal of the differential amplifier is waveform—shaped with an optional hysteresis width independently of the fluctuation of the power voltage by selecting freely the ratio of output currents of the 1st constant current circuit 2 and the 2nd and 3rd constant current circuits 3. 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

19日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-224109

⑤Int Cl.⁴

識別記号

庁内整理番号

❷公開 昭和62年(1987)10月2日

H 03 K 3/023 5/24 12/00 D-8425-5 J 7259-5 J 7259-5 J

審査請求 未請求 発明の数 1 (全6頁)

母発明の名称

波形整形回路

治

②特 願 昭61-67753

②出 願 昭61(1986)3月26日

母 明 者 稲

者

利 夫

門真市大字門真1006番地門真市大字門真1006番地

松下電器產業株式会社內松下電器產業株式会社內

②発 明 者

明

②発

藤岡 総一郎山 本 進

門真市大字門真1006番地

松下電器產業株式会社內松下電器產業株式会社內

①出 願 人

松下電器産業株式会社

門真市大字門真1006番地

外1名

②代 理 人 弁理士 中尾 敏男

明 超 魯

1、発明の名称

被形整形回路

2、特許請求の範囲

- (1) 差動形式の入力端子を有する差動増幅器と、 前記差動増幅器に定電流を供給する第1の定電流を供給する第2の定電流の大、向 2 の異なる第2および第3の定電流の大、向 2 の異なる第2および第3のにでは多のコレクタ 出力と第2の定電流のよが入りの出力されたトランジスタのコレクタは記差動増電器の一方の出力を開発の 出力の合成回路と、前記差動増電器の一方の出力を 3 の名成回路と、前記差動増電器の 3 の名成回路と、前記差動増電器の 3 の名成回路と、前記を 3 の名の出力を 3 の名の出力を 3 の名の出力を 3 の名の出力を 3 の名の出力を 3 の名の出力を 4 の出力とが、 5 の出力とが、 6 にした。 7 にした
- (2) 第1の合成回路は、差動地幅器の一方のトランジスタのコレクタに入力が直列接続された第 1のカレントミラー回路と、前記第1のカレン

トミラー回路の出力と第2の定電流回路の出力との差を合成しその合成信号をベースに加えられた第1のトランジスタより構成され、第2の合成回路は、差動増幅器の他方のトランジスカレントミラー回路の出力と、前記第2のカレントラー回路の出力との音でで、一ついての合成信号をベースに加えられたおより構成され、前記第1おフリップのトランジスタの各コレクタ出力がフリップの形式を表しているのでで、カーランジスタの各コレクタ出力がフリップの表に接続された特許請求の範囲第(1)項記載の波形整形回路。

3、発明の詳細な説明

産業上の利用分野

本発明は連続的に変化する入力波形を方形波状の波形に変換する波形整形回路に関するものである。

従来の技術

従来の彼形整形回路としては、第2図に示すようなシュミット回路がよく知られている。第2図

において、31、32はトランジスタで、それぞれのコレクタは抵抗33、34を介して電源電圧 Vcc に接続されている。各トランジスタ31、32のエミッタは共通接続され、抵抗35を介して接地されている。トランジスタ31のコレクタにはトランジスタ32のペースが接続されている。トランジスタ31のベースは信号が入力される入力端子36で、トランジスタ32のコレクタは波形後の信号が出力される出力端子37である。

以下に、第2図の波形整形回路の動作について 説明する。

入力信号が容のときはトランジスタ31はしゃ断状態で、トランジスタ32は導通状態である。抵抗33.34.35のそれぞれの抵抗値をRi・R₂・Reとすれば、エミッタ電圧Veiはトランジスタ32のエミッタ・コレクタ電圧は帯で飽和状態であるから、電源電圧VccをR₂と・RBの比に分割した値となる。

$$\therefore V_{E i} = \frac{R_{E}}{R_{E} + R_{2}} \cdot V_{CC} \cdots \cdots (1)$$

ランジスタ31がしゃ断状態になりトランジスタ32は導通状態になって出力端子37からは * L*レベルの信号が出力される。

以上より入力端子36に信号が加えられて、出力端子37から。H ・レベルの信号が出力されるときの入力信号レベルV』と、入力端子36に加えられる信号レベルを減少させたときに、出力端子37から。L ・レベルの信号が出力されるときの入力信号レベルV』はそれぞれ(3)、(4)式で表わされる。

$$V_1 = V_{E_1} + V_{B_E}$$

$$= \frac{R_E}{R_E + R_2} \cdot V_{C_C} + V_{B_E} \cdots \cdots (3)$$

$$V_2 = V_{E_2} + V_{B_E}$$

$$= \frac{R_E}{R_E + R_1} \cdot V_{C_C} + V_{B_E} \cdots \cdots (4)$$

したがって、出力端子37から。H * レベルの信号が出力される入力レベル V i と、出力端子37から。L * レベルの信号が出力される入力レベル

したがって、トランジスタ31に入力が加わり、 入力レベルV」がVB1 + VaB(Vae はべース・エミッタ間電圧降下)になったときに、共通エミッタ抵抗35の帰還作用で急速にトランジスタ32がしゃ断状態になって出力端子37からは『H゜レベルの信号が出力される。

次にトランジスタ31のベースに加わる入力信号レベルを減少させたときに、トランジスタ31が導通状態、トランジスタ32がしゃ断状態から反転する入力レベルV₂を求める。反転すると合のエミッタ電圧V₂は、トランジスタ31が飽和状態で、エミッタ・コレクタ間電圧が零であるから、電源電圧VccをRL・RBの比に分割した値となる。

$$\therefore V_{B2} = \frac{R_{g}}{R_{g} + R_{i}} \cdot V_{CC} \cdots \cdots (2)$$

したがって、トランジスタ31のベースに加わる 入力レベルが波少して V_{B 2} + V_{B B} になったと き、共通エミッタ抵抗35の帰還作用で急速にト

V₂ との間の電圧差 Δ V (ヒステリシス) は(3). (4) 式より

$$\Delta V = V_1 - V_2 = \frac{R_B}{R_B + R_2} \cdot V_C C$$

$$= \frac{R_B}{R_E + R_1} \cdot V_C C \cdots \cdots (5)$$

と扱わされ、ヒステリシス Δ V は抵抗 2 3 、 2 4 の抵抗値 R_1 と R_2 の値(R_1 > R_2) によって自由に選ぶことができる。

(例えば、実用電子回路ハンドプック<1>CQ 出版社)

発明が解決しようとする問題点

このような従来の回路では、ヒステリシス巾が 電源電圧の大きさに依存するうえ、入力端子が単 一入力であるため、例えばホール素子の出力の如 き差動信号を取り扱う場合には不向きであった。

本発明はかかる点に鑑みてなされたもので、簡 易な構成で、差動入力信号をシングルエンドの出 力信号に変換する波形整形回路を提供することを 目的としている。

問題点を解決するための手段

本発明は上記問題点を解決するため、差動形式
の人力縮子を有する差動増幅器と、差動増幅器に
定電流を供給する第1の定電流回路と、前記第1の定電流回路と電流の大きさの異なる第2および
第3の定電流回路と、前記差動増幅器の一方のようのコレクタ出力と第2の定電流回路のようのコレクタ出力と第3のに
地方のトランジスタのコレクタ出力と第3のに
では、一方のようなである。
を持ちまれたフリップ回路の出力に
である。

作用

本発明は上記した構成により、第1の定電流回路と第2および第3の定電流回路との各出力電流の比を自由に選ぶことによって、電源電圧の変動に無関係に任意のヒステリシス中で、差動増幅器の差動入力端子に加えられた信号を波形整形し、フリップフロップ回路の出力端子から安定したパフリップフロップ回路の出力端子から安定したパ

れている。トランジスタ26のエミッタは抵抗 25を介して電源電圧 V_{cc} に接続されている。 すなわちトランジスタ20.22.24.26と 抵抗19.21.23.25はカレントミラー回 路を構成している。10はカレントミラー回路の 指令電流源で、出力はトランジスタ26のコレク タに接続されている。5は第1の合成回路で、コ レクタとベースが接続されたトランジスタ13と、 ベースが共通接続されたトランジスタ14より構 成されたカレントミラー回路と、ベースにトラン ジスタ14のコレクタとトランジスタ22のコレ クタとが共に接続されたトランジスタ17より構 成されている。 6 は第 2 の合成回路で、コレクタ とベースが接続されたトランジスタ15と、ベー スが共通接続されたトランジスタ16より構成さ れたカレントミラー回路と、ベースにトランジス タ16のコレクタとトランジスタ24のコレクタ が共に投続されたトランジスタ18より構成され ている。1はフリップフロップ回路で、2入力端 子を有するNAND回路27、28で構成され、

ルス出力を得ることができる。

夹连例

第1図は本発明の彼形盤形回路の一実施例を示 す回路構成図である。以下図面を参照しながら説 明する。第1図において、1は登動増幅器でエミ ッタを共通接続されたトランジスタ11,12で 構成されトランジスタ11,12のペースはそれ ぞれ入力嫡子8.9に接続されている。2は第1 の定電流回路で、トランジスタ20のエミッタは 抵抗19を介して電面 V_{cc} に接続され、トラン ジスタ20のコレクタはトランジスタ11. トラ ンジスタ12の共通エミッタに接続されている。 3は第2の定電流回路で、抵抗21とエミッタが 低抗21を介して電源Vcc に接続されたトラン ジスタ22より構成され、4は第3の定電旋回路 で、抵抗23とエミッタが抵抗23を介して電源 Vccに接続されたトランジスタ24より構成さ れている。トランジスタ20、22、24の各ペ ースはそれぞれ共通接続され、コレクタ,ベース が接続されたトランジスタ26のベースに接続さ

NAND回路27.28の各出力は互いに他の NAND回路の一方の入力端子に接続されている。 NAND回路27.28の他方の入力端子にはそれぞれトランジスタ17.18のコレクタが接続されている。29は波形整形回路の出力端子で、NAND回路27の出力に接続されている。

第3回は本発明の波形整形回路の動作を説明するための信号波形図である。第3図におい入力信息を動入力端子8.9の間に加えられる整動入力信息を示したものである。(b)はトランタ22のコンタ22を示したものである。をきょうのコンタ22を表示のように変動入力に変動入力に変動入力に変動入力に変動入力に変動入力に変した。大きさが増加くた。大きされる人力端子9の電位が上昇)でに加えられる力端子9の電位が上昇)ではア9の電位が上昇)ではア9の電位が上昇)であるに比べて入力端子9の電位が第3図においます。

特開昭62-224109(4)

れてトランジスタ11のコレクタ電道i」は徐々 に増加し、トランジスタ12のコレクタ電流i。 は徐々に波少する。そして入力端子8、9に加え られる入力信号の大きさがある値を越えると、ト ランジスタ20のコレクタ電流1」はすべてトラ ンジスタ11に流れ、トランジスタ12には電波 は彼れない。逆に差動入力嫡子8.9に加えられ る入力信号の大きさが減少(入力端子8に比べて 『入力端子9の電位が下降)するにつれて、トラン ジスタ11のコレクタ電流1」は徐々に波少し、 トランジスタ11のコレクタ電流1。は徐々に増 加する。そして入力缩子8、9に加えられる入力 信号の大きさがある値以下になると、トランジス タ20のコレクタ電流1」はすべてトランジスタ 12に渡れ、トランジスタ11には電流が渡れな くなる。何はトランジスタ17のコレクタ電圧を 示したものである。トランジスタ17のベースに は、トランジスタ22とトランジスタ14のコレ クタがそれぞれ接続されている。トランジスタ 14のコレクタには、トランジスタ11のコレク

 $l_3 - i_2 > 0$ つまり $l_3 > i_2$ のとき、トラン ジスタ18は導通状態となり、トランジスタ18 のコレクタ気圧は"し"レベルとなる。逆に 1,≤i,のときはトランジスタ18はしゃ断状 態となってトランジスタ18のコレクタ電圧は * H * レベルになる。(I)はフリップフロップ回路 7の出力が接続された出力嫡子29の出力被形を 示したものである。フリップフロップ回路7を横 成するNANDゲート27および28の各入力端 子には、トランジスタ17、18の各コレクタ出 力(第3図の⑷、⑷)がそれぞれ接続されている。 トランジスタL7のコレクタが『H『レベルから 『L『レベルに変化するとき、トランジスタ18 のコレクタは『H゜レベルにあり、トランジスタ 17のコレクタが接続されたNANDゲートの出 力は『し『レベルとなり出力端子29から『し』 レベルの信号が出力される。次にトランジスタ 18のコレクタが、H * レベルから * L * レベル に変化するとき、トランジスタ17のコレクタは * H * レベルにあり、トランジスタ L 8 のコレク

タ電流i」をトランジスタ13.14より構成さ れたカレントミラー回路によって吸い込み電流に 変換された電流(大きさはi」と同一とする)が 淀れるので、トランジスタ17のペースには全体 で1.-iiの電流が流れる。したがって、 l,-ii>0つまりl,>iiのとき、トラン ジスタ11は導通状態となり、トランジスタ11 のコレクタ電圧は『し『レベルとなる。逆に 1,Si」のときはトランジスタ17はしゃ断状 態となってトランジスタ18のコレクタ電圧は * H * レベルになる。 (e) はトランジスタ 1 8 のコ レクタ電圧を示したものである。トランジスタ 18のベースには、トランジスタ24とトランジ スタ16のコレクタがそれぞれ接続され、トラン ジスタ16のコレクタには、トランジスタ12の コレクタ低流1。をトランジスタ15.16より 構成されたカレントミラー回路によって吸い込み 電流に変換された電流(大きさはiaと同一とす る)が渡れるので、トランジスタ18のベースに は全体で1.-1.の電流が流れる。したがって、

タが接続されたNANDゲートの出力は"H"レベルとなりNANDゲート27の出力は"H"レベルから"L"レベルに反転し、出力端子29からは"L"レベルの信号が出力される。

以上の動作について、数式を用いて、より詳細に説明する。差動増幅器1を構成するトランジスタ12の共通エミッタに供給される定電流を11、トランジスタ11のコレクタ電流をi1、トランジスタ11のエミッタからコレクタまでの電流増幅率をαとすれば、次の関係式が成立する。

$$i_1 = \frac{\alpha \cdot i_1}{e} \qquad \cdots \cdots (6)$$

$$1 + \exp \frac{e}{V_{\pi}}$$

ただし、e: 差動入力電圧

(6)式を変形すると

$$e = V_{T} + 1 + n + (\alpha - \frac{1}{i}) - 1 + \cdots$$
 (7)

となる。

特開昭62-224109(5)

 $i_1=i_2$ のときに、出力箱子29の出力が クタ電流 i_3 とのそれぞれの比 i_1 $/ i_2$ および そのときの差動入力電圧をeょとすれば、 の式より

$$e_1 = V_T + 1 + n + (\alpha - \frac{l_1}{l_2} - 1) + \cdots (8)$$

と衷わされる。

| 同様に、i 2 = I 3 のときに、出力端子29の 出力が『H°レベルから。し。レベルに反転する から、そのときの差動入力電圧をeょとすれば、

$$e_2 = -V_T i n (\alpha \frac{l_1}{l_2} - 1) \cdots \cdots (9)$$

と衷わされる。

以上の動作に基づき、差動入力電圧と出力電圧 の関係を図示すれば、第4図の動作特性が得られ る。ヒステリシスΔVはei-e。で求められる。 (8), (9) 式より明らかなように、第1図に示した 実施例では、ヒステリシスAVはトランジスター 20のコレクタ電流1」と、トランジスタ22の コレクタ電流12 およびトランジスタ24のコレ

第1図は本発明の一実施例における波形整形回 路の回路構成図、第2図は従来の波形整形回路の 回路構成図、第3図および第4図は本発明の彼形 整形回路の要部信号被形図および動作を説明する 特性図である。


1 … … 差動增幅器、 2 , 3 , 4 … … 定電流源、 5. 6 … … 合成回路、 7 … … フリップフロップ回 路、8、9……入力端子、29……出力端子。 代理人の氏名 弁理士 中尾敏男 ほかし名


*し*レベルから*H*レベルに反転するから、 | | / | の値を透ぶことにより、自由に設定す ることができる。つまり、トランジスタ20. 22.24.26および低抗19.21.23. 25はカレントミラー回路を構成しているので、 第1図に示した実施例では、抵抗19と、抵抗 2 1 との抵抗比および抵抗 1 9 と抵抗 2 1 との低 抗比を任意に選ぶことによりヒステリシスAVを 自由に設定することができる。

発明の効果

以上述べてきたように、本発明によれば、簡易 な回路構成で、差動入力信号をシングルエンドの 出力信号に変換できる。さらにヒステリシスは第 1の定位渡回路と、第2および第3の定位渡回路 の各出力電流の比を自由に選ぶことによって、任 意に設定することができる。しかもヒステリシス 申は、定電流回路の各出力電流の比で決定される ので、電源電圧の変動に影響されず、実用的にき わめて有用である。

- 4、図面の簡単な説明





特開昭62-224109 (6)

第 3 図

(f)

